로그인회원등록 장바구니주문조회운영자메일
 상품 검색








 게시판 검색





 




  
 
자작 교실

진공관 앰프 자작시 필요한 기초 지식입니다.
작성자 DHTsound
ㆍ추천: 0  ㆍ조회: 8356      
  8-4.전압증폭회로의 설계와 계산-5 (캐소드팔로워회로)

 

전압 증폭 회로의 설계와 계산- 4 (캐소드팔로워회로)


이득은 1배이하이나, 높은 입력 impedance와 낮은 출력 impedance를 얻을 수 있고,  누가 설계해도 낮은 왜율이 보증되는 특징이 있어, 증폭 회로에  다양한 하게 등장하는 것이 이 회로입니다. 언뜻 보기에 간단하게 보이지만, 조사해 가 보면 깊이도 보입니다.


기본 동작

아래그림은, 6FQ7/6SN7GT를 사용한 캐소드팔로워 회로의 예입니다. 전원 전압이 220V, 캐소드 부하 저항은 39kΩ입니다.

이러한 조건으로, 로드 라인은,  밑그림의 파랑선입니다. 이 그림을 본 기억이 있지 않습니까. 그렇습니다, 이것은 로드라인편에서  사용한 것과 같은그림입니다. 이 로드 라인은, 통상의 플레이트에 부하를 주는 증폭 회로와 완전히 같읍니다.

즉, 전원 220V로부터 39kΩ의 로드 라인으로 구한 동작점 C가, 플레이트 전압이 됩니다. 플레이트 전압은, 캐소드 ∼플레이트간의 전압이므로, 이 점에서는, 통상의 증폭 회로와 가치관은 같습니다. 다른 것은, 부하 저항이 플레이트측에 들어가지 않고, 캐소드측에 들어가 있는 것입니다.

캐소드팔로워 회로의 동작을 생각해 봅시다.

그리드에, Rg를 개입시켜 94V의 전압을 주었다고 합시다. Ep-Ip 특성 곡선으로부터,

  • 캐소드 전압:98V
  • 플레이트 전압:122V
  • 플레이트 전류 :2.51mA
  • 바이어스:-4.0V
  • 그리드 전압:94V
일 때에 밸런스됩니다. 그리고, 이 때의 캐소드 전압은 98V, 그리드 전압은 94V입니다. 그럼, 예를 들면, 캐소드 전압이 68V가 되는 것은 어떤 때일까. 로드 라인상으로부터 플레이트 전압이 152V인 포인트를 찾으면, 대체로,

  • 캐소드 전압:68V
  • 플레이트 전압:152V
  • 플레이트 전류 :1.74mA
  • 바이어스:-5.9V
  • 그리드 전압 :62.1V
이 구해집니다. 캐소드 전압이 68V로써, 이 때의 바이어스를 -5.9V로 읽을 수 있기 때문에, 그리드 전압은, 68V-5.9V=62.1V가 되는 것입니다. 그런데, 여기서 얻은 결과를 정리해 고쳐 써 봅니다.

최초의 조건 뒤의 조건 그 차(변화율)
캐소드 전압 98V 68V 30.0V → 출력 전압
그리드 전압 94V 62.1V 31.9V → 입력 전압

이제 이해되는군요. 위 표는, 그리드에 31.9V의 신호를 입력하면, 캐소드측으로부터는 30.0V의 출력을 얻을 수 있는 것을 의미합니다. 즉, 0.94배의 이득을 가진 회로인 것입니다.

캐소드팔로워 회로에서는, 이득은 반드시 1.0미만이 됩니다. 그리고, μ가 높으면 높은 정도로, 이득은 1.0에 가깝게 됩니다. μ와 이득과의 관계는,

이득 = μ ÷ ( μ + 1 )

로 표현됩니다. 단, 부하 저항 값이 출력 impedance에 대해서 충분히 크다는 조건입니다.   캐소드팔로워 회로의 출력 impedance를 구하는 방법입니다,

출력 impedance = 1 ÷ gm

으로 계산 할 수 있습니다. 캐소드팔로워 회로의 출력 impedance는, 거의 gm만 으로 늘 끝나기 때문에, 아무리 대형 출력관을 사용해도, 그 관의 gm이 낮으면 출력 impedance는 낮게 되지 않습니다. 대표적인 관으로, 간단하게 모아 보았으므로 참고로 해 주십시오.

12AX7 6DJ8 6FQ7/6SN7GT 12AU7 5687 6F6GT(3결) 2A3
μ 100 33 20 17 17 6.8 4.2
베이스가 되는 이득(배) 0.99 0.97 0.95 0.94 0.94 0.87 0.81
gm 1.6 12.5 2.6 2.2 8.5 2.6 5.25
출력 impedance 625Ω 80Ω 385Ω 455Ω 118Ω 385Ω 190Ω

그런데, 최종 이득의 계산은 이와 같이 생각합니다 .우선, μ에 의해서 베이스가 되는 이득을 구합니다. 다음에, gm에 의해서 요구한 출력 impedance와, 부하 impedance에 의해서 감쇠율을 구합니다. 최종 이득은,「베이스가 되는 이득」×「감쇠율」이 됩니다.

본장의 모든 회로에 대해서 계산해 봅시다. 우선, 베이스가 되는 이득은,

20 ÷ ( 20 + 1 ) = 0.952

가 됩니다. 출력 impedance는,

1 ÷ 2.6 = 385Ω

그렇기 때문에, 부하 impedance가 39kΩ인 때의 감쇠율은,

39,000Ω ÷ ( 39,000Ω + 385Ω ) = 0.990

따라서, 최종 이득은,

0.952 × 0.990 = 0.942(배)

가 됩니다. 이 계산 결과는, 앞에서 로드 라인을 사용해 구한 이득(0.94배)과 거의 같은 결과이군요.


출력 impedance와 부하 impedance

캐소드팔로워 회로의 출력 impedance는, 많아도 수백Ω정도로 되어, 매우 낮은 값입니다. 예를 들면,6FQ7/6SN7GT의 출력 impedance는 385Ω이기 때문에, 1kΩ정도로 낮은 부하 impedance를 걸어도 좋은가. 대답은「No」입니다.

아래 그림을 봐 주십시오. 푸른 선은, 본장 앞 회로 예의 직류에 있어서의 로드 라인입니다. 이 회로에, 1kΩ의 impedance를 가진 교류 부하를 준 때의 로드 라인이, 녹색 선입니다.

녹색의 선은, 거의 직립해 버려, 로드 라인 되지 않고 있읍니다. 즉, 입력 신호(바이어스가 -2V ∼-6V)가 주어진 때의 로드 라인상의 플레이트 전압의 범위는, 118V∼124V밖에 되지 않습니다. 그 차는 6V입니다. 이것은, 실효과값으로 해 2.1V입니다. 즉, 이 회로로 얻을 수 있는 최대 출력 전압은, 2V정도 밖에 되지 않습니다.

좀 더 높은 출력 전압을 얻으려고 하면, 로드 라인은 좀 더 눕지 않으면 안 됩니다. 어느 정도 눕어면 좋은가  하면, Ep-Ip 특성 곡선(검은 색선)과 비교해 충분히 눕을 있을 필요가 있습니다. 검은 색선은, 6FQ7/6SN7GT의 내부 저항(rp)이기 때문에, 로드 라인은, rp보다 도 높은값이 되어야 하는것을 이해해 주세요. 캐소드팔로워도, 충분한 출력 전압을 얻기 위해서는, 통상의 플레이트 부하 증폭 회로와 같은 부하 impedance를 가져야합니다.

그림중의 39kΩ 로드 라인 정도의 각도이면, 유효하게 사용할 수 있는 전원 전압의 범위가 넓게 잡히기 때문에, 충분히 높은 출력 전압을 얻을 수 있습니다만, 1kΩ의 로드 라인에서는 유효하게 사용할 수 있는 전원 전압의 범위가 극단으로 좁습니다. 즉, 아무리 출력 impedance가 수백Ω과 같은 값을 얻을 수 있는 캐소드팔로워 회로라 하더라도, 그것이 , 저impedance 부하를 허용한다는 의미는 아닙니다.


다극관의 캐소드팔로워

지금까지는, 단지 3극관을 사용한 캐소드팔로워 회로를 봤습니다만, 다극관의 캐소드팔로워라는 것은 어찌되는가

캐소드팔로워의 베이스가 되는 이득은, μ가 높으면 높은 정도로 1.0배에 가깝기 때문에, μ의 값이 극단으로 높은 다극관에서는, 베이스가 되는 이득은 거의 1.0배가  될 으로 생각됩니다.

캐소드팔로워 회로의 본질은, 플레이트가 교류적으로 접지되고 있는 것에 있습니다. 그런데, 아래그림의 회로에서는, 스크린 · 그리드(G2)는 콘덴서(Cg2)로 교류적으로 접지되고 있군요.

 

플레이트와 스크린 · 그리드는(어스를 통해서) 함께 교류적으로 결합되고 있습니다. 이 것은, 3극관접속으로 되어 이러한 회로에서는, 다극관도 3극관접속으로서 동작합니다. 이미, 다극관이라고는 할 수 없어져 버립니다.

다만, 일반적으로 인지되는 3극관접속은, 플레이트 전압과 스크린 · 그리드 전압은 항상 동전위입니다만, 위 회로에서는, 저항(Rg2)로 드롭된 만큼 스크린 그리드 전압이 낮게 되기 때문에, 통상의 3극관접속의 Ep-Ip 특성 데이터는 사용할 수 없습니다. 캐소드팔로워 회로에서는, 다극관을 기용했다하더라도, 스크린 · 그리드를 교류적으로 접지하고 있는 한, 결국은 3극관접속이 됩니다.

그럼, 5극관 본래의 특성을 살린 캐소드팔로워로 하기에는 어떻게 하면 좋을까요.

신호가 입력된 때에, 캐소드와 스크린 · 그리드의 전위가 교류적으로 동일해지게 스크린 · 그리드와 캐소드를 콘덴서(Cg2)로 이어 줍니다.(아래쪽그림)

이 때, B+∼스크린 · 그리드간에는 충분히 큰 값의 드롭 저항이 없으면 안 됩니다. 왜냐하면, 스크린 · 그리드의 드롭 저항은 Cg2를 패스 해 그대로 캐소드 부하 저항(Rk)과 병렬로 부하 되어 버리기 때문입니다.

또한 하나 주의 해야 할 것이 있습니다. 그것은, 캐소드 전류에는 스크린 · 그리드 전류도 있다는 점입니다. 다극관접속시의 스크린 · 그리드 전류 성분은, 3극관접속 시와 달리 부하에 대해서는 작용을 하지 않습니다. 작용 하는 것은 플레이트 전류 성분만입니다. 따라서, 로드 라인은 캐소드 전류가 아니고 플레이트 전류로 생각하여야 하며, 실제 동작시의 전압은 로드 라인대로의 값으로는 되지 않습니다.

아래 그림의 회로예에 대해서, 실제로 로드 라인을 그려 동작을 검증 해 봅시다.

플레이트 · 캐소드간 전압이 120V, 플레이트 전류가 2.2mA로 그 때의 바이어스가 -1V이기 때문에, 로드 라인은 위의 30kΩ 선이 됩니다.

그런데, 스크린 · 그리드 전압이 75V로 바이어스가 -1V 때의 스크린 · 그리드 전류(Ig2)는, 그림 중의 붉은 선으로 0.9mA인 것을 읽어낼 수 있습니다.  B+(213V)로부터 스크린 · 그리드에 공급하는 전원(168V)을 위한 드롭 저항은, (213V-168V)÷0.9mA=50kΩ 이 아니면 안 됩니다.

그리고, 이 드롭 저항은 B+에 접속되기 때문에, 교류적으로 보면 어스에 접속되는 것과 같은 것이 됩니다.  즉, 본 캐소드팔로워 회로의 부하 저항은, 30kΩ과 50kΩ의 병렬 합성값(18.8kΩ)이 됩니다. 따라서, 진정한 로드 라인은 좀 더 서 버립니다.

캐소드에는, 플레이트 전류(2.2mA)와 스크린 · 그리드 전류(0.9mA)의 합계값(3.1mA)이 흐르기 때문에, 캐소드 전위는, 3.1mA×30kΩ=93V가 됩니다. 2.2mA×30kΩ=66V(로)로 되지 않은 것에 주의해 주십시오. 이것은, 로드 라인상에는 나타나지 않습니다.

이와 같이, 다극관 동작을 시킨 캐소드팔로워 회로에서는, 고려할 점이 많기에 설계는 힘듭니다. 다극관을 충분히 이해한 다음 설계할 필요가 있습니다.


바이어스 방법

캐소드팔로워 회로의 바이어스방법은 크게 2개 방법이 있습니다. 하나는, 캐소드 저항에 의한 자기 바이어스의 원리를 사용한 것으로써, 통상의 증폭 회로의 캐소드 · 바이어스(자기 바이어스)와 완전히 동일하게 생각 할 수 있는 방식입니다 (밑그림왼쪽). 다른 하나는, 통상의 증폭 회로와는 좀 다릅니다만, 그리드에 직접 전위를 주는 점으로써 고정 바이어스라고 불러도 좋은 방식입니다(밑그림 중앙).
 

캐소드 · 바이어스(자기)방식

캐소드· 바이어스(자기)방식의 캐소드팔로워 회로에서는, 캐소드 저항(Rk)에 있어서의 전압 강하를 바이어스로서 사용합니다. 로드 라인을 그리는 경우는, 통상의 증폭 회로 에 있어서의 플레이트 부하 저항이, 캐소드측으로 장소를 옮겼을 뿐이다)라고 생각합니다. 다만, 로드 라인으로 사용하는 부하 저항값은, RL에 Rk를 더한 값을 사용하는 점이, 통상의 증폭 회로의 경우와 다릅니다.

고정 바이어스 방식

우선, 그리드의 전위를 결정합니다. 윗 그림 중앙의 회로에서는, 2개의 저항(Rg1,Rg2)으로 분류 회로를 만들어, 그리드가 필요하는 전위를 줍니다. 상기 캐소드 · 바이어스의 경우와 기본적으로 같습니다.

전단 직결 방식(윗 그림오른쪽)도, 고정 바이어스의 일종입니다. 윗 그림 중앙의 회로와 다른 것은, 단지, 바이어스를 전단의 플레이트 전압을 이용하고 있는 것입니다. 전단과의 사이에 결합 콘덴서(C)가 불필요하게 되는 점이 우수하기 때문에, 매우 많이 이용됩니다. 단, 전단에서 주어지는 그리드 전위가 너무 높으면, 캐소드팔로워단의 전압 배분에 부적당이 생겨, 얻을 수 있는 최대 출력 전압이 저하해 버리는 점에 주의하십시요.


캐소드팔로워 회로의 득실

캐소드팔로워 회로에는, 아래와  같은 장점이 있습니다.

  • 입력 impedance가 매우 높다.
  • 미러 효과가 없기 때문에, 입력 용량이 매우 낮다 · ·고역 특성 개선에 유리.
  • 출력 impedance가 낮다 · ·고역 특성 개선에 유리.
  • 왜율이 매우 낮다.
  • B전원 잔류 리풀의 영향을 받기 어렵다.
한편, 단점은 아래와 같습니다.
  • 이득이 1.0배이하이다.
  • 캐소드가 교류적으로 접지되지 않기 때문에, 히터 험이 나기쉽다.
그리고, 주의할점은,
  • 출력 impedance가 낮다고 해, 너무 높은 부하를 줄 수 없다.
  • 히터 ∼캐소드간에 100V이상의 전압이 걸리는 것이 많기 때문에, 히터 ∼캐소드간 내압에 주의가 필요.
입니다.
HOME 쇼핑안내 회사소개 회사위치 제휴안내 운영자메일 사이트맵
    장바구니(0)       보관함(0)       오늘본상품(0)       전체상품목록       장바구니목록       주문조회목록       HOME       TOP