전압 증폭 회로의 설계와 계산-6 (차동증폭 회로)

차동증폭 회로란

2개의 증폭 소자의 캐소드(FET의 경우는 소스, 트랜지스터의 경우는 이미터)가 서로 접속되어, 그 공통캐소드 회로에 흐르는 전류가 (거의) 일정하게 되는 동작을 하는 증폭 회로를, 차동증폭 회로라고 합니다.(아래그림)

차동증폭 회로에서는, 2개의 증폭 소자(위그림에서는 진공관 12AU7)에 흐르는 플레이트 전류의 합은 항상 일정한 값이 됩니다. 신호가 입력되어, 증폭 작용을 하는 경우라도, 2개의 증폭 소자에 흐르는 플레이트 전류의 합은 항상 일정하는 것에 변화는 있지 않습니다. 만약, 한편의 관 그리드에 신호가 입력되어, 플레이트 전류가 증가 할려는 동작을 한 경우는, 다른편 관의 플레이트 전류는 똑 같이 감소하게  됩니다. 왜냐하면, 공통 캐소드측에「정전류 회로」가 삽입되어 있기 때문입니다.

정전류회로는, 그 양단에 걸리는 전압의 대소 에 관계없이, 항상 일정한 전류가 흐르는 회로입니다.

차동증폭 회로의 로드 라인과 바이어스

위 회로는, 3극전압 증폭관 6FQ7를 사용한 차동증폭 회로입니다. 전원 전압은 200V, 각각의 그리드는 저항(100kΩ)으로 접지되고 있기 때문에, 전위는 어스와 같습(0V)니다. 공통 캐소드는 4mA의 정전류 회로에 의해서 마이너스 전원이 인가됩니다. 각각 유니트의 플레이트 부하 저항은 47kΩ입니다. 6FQ7의 각 유니트의 플레이트 전류는 2mA씩이 되어, 플레이트 부하 저항 47kΩ에 의한 전압 강하는 94V이기 때문에, 플레이트 전압은 106V가 될 것입니다.

여기서 의문이 되는 것은, 6FQ7의 바이어스는 어떻게 되는 것일까, 어떻게 결정하면 좋을까, 하는 것입니다. 이것은, 아래에 말하는 것처럼, Ep-Ip 특성 데이터와 로드 라인으로부터 구하는 것이 가능합니다.

일반적인 진공관 증폭 회로에서는, 설계대로의 동작 · · 예를 들면 플레이트 전류가 설계값· ·이 되는 것처럼, 바이어스를 조정( 즉 콘트롤) 합니다. 그것에 대해, 차동증폭 회로에서는, 플레이트 전류의 값은 캐소드측에 삽입되는 정전류 회로에 의해 결정되어 버리기 때문에, 바이어스를 조정 한다는 순서는 있지 않습니다.

위 그림은, 6FQ7의 Ep-Ip 특성 데이터입니다. 6FQ7의 그리드의 전위가 0V, 전원 전압이 200V이기 때문에, 로드 라인의 기점은, Ep=200V, Ip=0mA이다라고 생각합니다 (정확하게는, 200V보다 도 바이어스 전압분만큼 낮게 됩니다). 부하 저항은 47kΩ이기 때문에, 로드 라인의 종점은, Ep=0V, Ip=200V÷47kΩ=4.26mA입니다 . 통상의 전압 증폭 회로의 로드 라인과 거의 같습니다.

플레이트 전류는 2mA이기 때문에, 로드 라인상의 Ip=2mA의 포인트를 찾습니다 · · · Ip=2mA의 붉은 선과의 교점. 그리고, 그래프상에서 바이어스 전압을 역으로 읽으면,「바이어스=-3.6V」를 얻을 수 있습니다. 이것이, 본 회로 에 있어서의 6FQ7의 동작 포인트입니다. 차동증폭 회로에서는, 이러한 조건으로 회로를 동작 시키면, 자동적으로 -3.6V라는 바이어스로 조화되어 줍니다.

참고를 위해서, 플레이트 전류값이 각각, 1mA, 2mA, 3mA인 경우의 선을 그렸습니다. 6FQ7의 동작 포인트는, 정전류 회로가 어떠한 전류값(예를 들면,2mA,4mA,6mA)를 가지는 지에 따라 이 선상에 있읍니다. Ip=1mA의 때의 바이어스는「-6.6V」여, Ip=3mA의 때의 바이어스는「-1V」라고 읽어낼 수 있습니다. 이 숫자는, 다음의「차동증폭 회로의 동작」에서도 사용하기 때문에 머리에 넣어 두어 주십시오.

차동증폭 회로에서는, 플레이트 전류를 조정 하기 위해서는 바이어스를 조작 한다는 순서는 없습니다. 그 때문에, 6FQ7와 다른 특성의 관· · 예를 들면 6DJ8나 6922· ·으로 갈아 넣었다해도, 변함 없이 플레이트 전류는 2mA가 되어, 그 때의 바이어스는,그 관에 따른 값으로 자동적됩니다.

차동증폭 회로의 입력과 동작

 (1) 양 그리드에 역상 입력

예제의 회로에 있어서, 좌측 6FQ7의 그리드에 플러스 신호가, 우측 6FQ7의 그리드에 마이너스 신호가, 같은 전압 역 위상으로 신호가 입력되었다고 합시다. 그 결과, 좌측 6FQ7의 플레이트 전류는 1mA, 우측 6FQ7의 플레이트 전류는 3mA가 됩니다.

이 모습은, 전술의 Ep-Ip 특성의 로드 라인 에 있어서, Ip=1mA와 Ip=3mA의 동작 포인트에 대응합니다. Ip=1mA와 Ip=3mA 때의 각각 바이어스는, -6.6V와 -1V였습니다. 이 관계를 표현한 것이 위그림입니다. 이 일련의 조건을 채우는 것은, 공통 캐소드의 전위는「3.8V」입니다.

그리고, 각각의 플레이트측에는, -47V와 +47V의 출력 신호를 얻을 수 있습니다. 한쪽 편에서 생각하면, 2.8V의 입력으로 47V의 출력이기 때문에 ,이득은, 47÷2.8=16.8(배)이 됩니다. 6FQ7의 통상 전압 증폭 회로 에 있어서의 이득과 같습니다.

이러한 신호의 전달 방법은, 평형 회로 그것입니다. 입력부터 출력에 이를 때까지, 신호 경로의 양단이 어스로부터 독립 하여, 위상이 서로 역으로 되기 때문입니다.

 (2)한쪽 편 그리드에 입력

이번은, 좌측 6FQ7의 그리드에 플러스 신호가 입력됩니다만, 다가와 6FQ7의 그리드에는 입력이 없다고 합시다. 그럼에도 불구하고, 좌측 6FQ7의 플레이트 전류는 1mA에, 우측 6FQ7의 플레이트 전류는 3mA가 됩니다.

이 경우라도, 상기(1)의 결과가  통용됩니다. Ip=1mA와 Ip=3mA 때의 각각 바이어스는, -6.6V와 -1V로서, 이 관계를 표현한 것이 위그림입니다. 이 일련의 조건을 만족하여 , 우측 6FQ7의 입력 신호는「5.6V」, 공통 캐소드의 전위는「6.6V」입니다.

각각의 플레이트측에는, -47V와 +47V의 출력 신호를 얻을 수 있습니다. 5.6V의 입력으로 -47V의 출력이기 때문에, 이득은, 47÷5.6=8.4(배)가 되어, (1)의 경우의 정확히 반이 되였습니다. 그러나, 신호 입력이 없는 다른 6FQ7 도 47V로써, 위상이 반대인 출력을 얻을 수 있습니다.

이것이, 차동증폭 회로의「위상 반전」효과입니다. 물라드형의 위상 반전 회로는 이 원리를 사용하고 있습니다만, 공통 캐소드측이 정전류 효과가 약한 저항입니다. 물라드형 위상 반전 회로에서도, 이 저항을 정전류 회로로 바꾸면, 보다 높은 위상 반전 정밀도를 얻을 수 있습니다.

이러한 출력 신호의 입력 방법에서는, 불평형→평형 변환이 행해집니다.

 (3)양 그리드에 동상입력

마지막으로,  양 그리드에 동상의 신호(+10V)를 입력해 봅니다. 이 경우는, 2개의 6FQ7의 바이어스에는 차가 생기지 않습니다.양 그리드에 +10V가 가해지면, 양쪽 모두의 6FQ7의 플레이트 전류는 2mA인 채로 변화 하지 않습니다.

왜냐하면, 공통 캐소드측이 정전류로 되기 때문에, 동작 조건에 관계없이, 항상 합으로 4mA의 플레이트 전류가 흐를려고 하기 때문입니다.

그 결과, 2개의 부하 저항(47kΩ)에 흐르는 플레이트 전류는 변함없이 2mA인 채로써, 신호가 입력되지 않은 때와 전혀 변화가 없는 것이 되어, 당연, 출력 신호도 나타나지 않은 것이 됩니다.

이 것을, 차동증폭 회로의「동상제거(Common Mode Rejection)효과」라고 해, 동상제거 능력을 CMRR(Common Mode Rejection Ratio)라고 합니다. 차동증폭 회로가, 외부로부터의 노이즈에 영향을 받기 어려운 것은, 이「동상제거 효과」의 덕분입니다. 통상의 푸시풀 회로도, 어느 종류의「동상제거 효과」를 가집니다만, 여기서 말한 것 같은 효과는 있지 않습니다. 차동증폭 회로가 압도적으로 우수합니다.

차동증폭 회로의 출력과 동작

(1)양쪽 모두의 플레이트로부터 똑같이 출력을 꺼낸다

차동증폭 회로에서는, 2개의 관이 직렬 동작을 하므로, (a)-(f)-(e)로 1개의 관으로 간주 할 수 있습니다. 2개의 플레이트로부터 꺼내진 출력 신호는, (a)-Cx-(b)-Rx-(c)-Ry-(d)-Cy-(e)라는 경로를  일주하는 루트와, (a)-Rpx-(B+)-Rpy-(e)라는 루트의 2개가 있습니다. 그리고, 직렬이 된 관에서 보면, 이 2개의 루프는, 서로 병렬 된 부하가 되고 있습니다. 이 모습을 정리한 것이 위그림(우측)입니다.

(a)-(b)-(c)-(d)-(e)-(f)의 일주에서는, 신호도 ,B+도 어스로 통하지 않는 것이 차동증폭 회로의 최대의 포인트입니다. 이와 같이, 차동증폭 회로의 신호 전송에서는 어스로부터 독립하고 있습니다. 이것은, 평형 회로의 일종입니다.

다음단부하,  즉 (b)-Rx-(c)-Ry-(d)에서 보면, 직렬이 된 2개의 6FQ7가 신호근원 impedance가 되어, 이것은 6FQ7의 내부 저항(rp)의 2배의 값이 됩니다. 차동증폭 회로에서는, 그 증폭 회로의 내부 저항은 통상 경우의 2배. 동시에, 부하 저항도 직렬이 되어, 값은 2배가 되기 때문에, 실질적으로는 싱글 회로와 같은 로드 라인을 사용할 수 있습니다.

그러나, 차동증폭 회로는 싱글 회로가 아닙니다. 푸시풀 회로입니다 . 2개의 관이 역방향으로 직렬로 결합하고 있기 때문에, 각관이 가지는 2차 찌그짐은 상쇄되어 , 출력에는 나타나지 않습니다.

(2) 어느한편의 플레이트만으로부터 출력을 꺼낸다

위그림(좌측)도 6FQ7를 사용한 차동증폭 회로입니다만, 출력의 꺼내는 방법에 차이가 나, 출력을 한쪽 편으로부터만 취하고  있습니다.

그런데도, 이 회로로도, 2개의 관이 직렬 동작을 하기 때문에, (a)-(f)-(e)로 1개의 관으로 간주 할 수 있습니다. 2개의 플레이트로부터 꺼내진 출력 신호가,( a)-Rpx-(B+)-Rpy-(e)라는 루트를 통하는 것은, 위 케이스와 같습니다.

문제는, Rx를 통하는 루트입니다. 이 루트는, (a)-Cx-(b)-(Rx)-(c)-(d)-Cz-(g)-(h)-Rpx라고 되기 때문에, 위의 경우와는 완전히 달른 경로가 됩니다. 이 모습을 정리한 것이 위 그림(우측)입니다. 직렬이 된 2개의 관의 출력이, 2개의 저항 Rpx와 Rpy의 양단에 생겨, 그 중 Rpx 측에 생긴 분만이, 출력으로서 나가게 됩니다.

이 경우, Rx 에서 보면, Rpy의 방해를 받아 관의 내부 저항(rp)의 낮은 이점을 살릴 수 없읍니다. 출력측에, 저항에 의한 아테뉴에이타 같은 것입니다. 당연히, 출력 impedance는 높게 됩니다.

그런데도, 증폭 작용의 본질은 변함 없이 차동푸시풀이기 때문에, 싱글 회로 특유의 2차 일그러짐은 발생하지 않습니다. 단, 출력 신호 루프에「B+∼Cz∼어스」가 끼어있는 만큼은 피할 수 없습니다. 차동증폭 회로 자체는 평형 회로입니다만, 출력을 불평형으로 꺼내려고 하기 때문에, 신호 경로의 일단이 어스가 되는 것은 자연의 도리입니다. 이러한 출력 신호의 취득에서는, 평형→불평형 변환이 행해집니다.